(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表平8-511393

(43)公表日 平成8年(1996)11月26日


(51) Int Cl.* 歳別記号 庁内整理番号 H 0 3 M 13/22 8730-5K G 1 1 B 20/12 1 0 2 9295-5D 20/18 5 4 2 9558-5D	F I H 0 3 M 13/22 G 1 1 B 20/12 1 0 2 20/18 5 4 2
--	---

		審查請求 未請求 予備審查請求 未請求(全 26 頁)
(21)出願番号 (86) (22)出顧日 (85)翻訳文提出日 (86)国際出願番号 (87)国際公開番号 (87)国際公開日 (31)優先権主張番号 (32)優先日 (33)優先権主張国 (81)指定国 DK, ES, FR, C	1993年12月7日 フランス (FR) EP(AT, BE, CH, DE, GB, GR, IE, IT, LU, M	(71)出顧人 トムソン マルチメディア ソシエテ ア ノニム フランス国 92400 クールペポワ ラ・ デフアンス 5 プラス・デ・ポージユ 9 (72)発明者 アンナ シャラフ フランス国 92402 クールペポワ・セデ ックス プワト・ポスタル 329 トムソ ンーセエスエフ エスセペイ (74)代理人 弁理士 伊東 忠彦 (外1名)

(54) 【発明の名称】 プロック毎のインターリービング及びデインターリービング処理及び装置

(57) 【要約】

本発明の目的はL個の2準ワードをそれぞれ含むPバケ ットのプロックをインターリーピングする処理であり、 このインターリーピングは所定の順序でインターリーピ ングメモリーにデータを書き込み、それらをインターリ ーピングに対応する順序で読み戻すことにより達成され る。本発明の処理は所定のアドレスでプロックb-1に 対応するデータ項目を読み出した後にプロックトに対応 するデータ項目が同じアドレスに書き込まれることから なる。本発明はデジタルデータの送信の分野、特に妨害 通信の場合に応用される。



【特許請求の範囲】

1. 所定のアドレスでブロックb-1に対応するデータ項目を読み出した後ブロックbに対応するデータ項目が同じアドレスに書き込まれ、それぞれがL個の2進ワードを有するP個のパケットのブロックをインターリーブする方法であって、インターリービングメモリーレンジが0乃至LP-1であり、ブロックbに対する読み出し/書き込みアドレスの進行が:

 $a_b(n) = (a_b(n-1) + (L^{(b-x)}) \mod (LP-1)$ ない。 ここで $n \in]0$, LP-1[、nは整数であり、

 $a_{b}(0) = 0$

 $a_{b}(LP-1) = LP-1$

かつb ∈ [1, ∞ [、b は整数であり、

x ≦ b, x は整数である

ことを特徴とする方法。

- 2. 一定値L (b-x) のストリングが予め記憶されていることを特徴とする請求 項1記載の方法。
- 3. 所定のアドレスでブロック b -1 に対応するデータ項目を読み出した後ブロック b に対応するデータ項目が同じアドレスに書き込まれ、それぞれがL個の 2 進ワードを有する P 個のパケットのブロックをインターリーブする方法であって、 a b (n) が 0 乃至 L P -1 のアドレスレンジのインターリービングメモリー内の読み出し/書き込みアドレスのストリングである場合に、ブロック b のアドレスのストリングとブロック b +1 のアドレスのストリングとの間の関係は: $n \neq L$ P -1 の場合、 a $_{b+1}$ (n) =L x (a $_{b}$ (n)) modulo(LP -1) であり、

a _{b+1}(LP-1)=LP-1である ことを特徴とする方法。

4. 第一のブロックのデータの書き込み中にデータの読み出しを

しないことを特徴とする請求項1乃至3のうちのいずれか一項記載の方法。

5. 第一のブロックの書き込みアドレスのストリングは「0:...; LP-

- 1] であることを特徴とする請求項1乃至4のうちのいずれか一項記載の方法。
- 7. それはインターリーブされるべきバイトの周波数でクロックパルス(CO)を受け、Pで分周するクロックデバイダー(2)と、Pで分周するデバイダー(2)からの出力を入力として受けして分周するクロックデバイダー(3)と、加算の結果がバッファレジスタ(6)と同様に(LP-1)と異なるか又は(LP-1)よりも厳密に大きいかのどちらかの場合にのみモジュロー計算をなす第二の加算器と、Pで分周するデバイダー(2)からの出力信号を受けるクロック入力を有する第一の加算器(4)とよりなる2つの加算器(4,5)modulo(LP-1)とよりなり、該第1の加算器(4)の2つの入力は夫々同加算器(4)からの出力及びバッファレジスタ(6)からの出力をそれぞれ受け、該加算器(4)はして分周するデバイダー(3)からの信号又は初期化信号(INIT)により制御されるリセット入力を最終的に有し、第一の加算器
 - (4)の出力は該バッファレジスタ(6)の入力に更に結合され、該バッファレジスタは初期化信号(INIT)に結合されるLで分周するデバイダー(3)からの信号に結合されるクロック入力と同様に値1に設定されることを可能にするSET入力を有し、バッファレジスタ(6)の出力は2つの加算器(4、5)のそれぞれの1の入力に結合され、第二の加算器(5)はそれ自身の出力をそれの他の入力で受け、それは装置の出力をまた構成し、読み出し/書き込みアドレスを提供し、第二の加算器(5)のクロック入力は信号COに接続され、第二の加

- 算器(5)のリセット入力(RESET)はLで分周するデバイダー(3)からの出力と初期化信号(INIT)を受ける2つの入力を有する論理OR(7)によるされることを特徴とする請求項6記載のアドレス発生装置。
- 8. 請求項1乃至5のうちの一項記載の方法を実施することを特徴とする請求項6又は7記載の装置。

【発明の詳細な説明】

ブロック毎のインターリービング及びデインターリービング処理及び装置本発明はブロック毎のデータのインターリービング及びデインターリービング処理と同様にこの処理を実施する装置に関する。本発明はそれらの送信前のデジタルデータのインターリービング及び受信後のデインターリービングに特に応用される。

誤り検出及び訂正とデジタルデータの送信を信頼できるのもにするためのインターリービングの技術に関することは従来の技術から知られている。リードソロモンコードのような誤り訂正コードに対して送信されるべき二進数のパケットは送信誤りの所定の最大数まで訂正することを可能にする複数の余分なワードを追加される。この誤りの最大数を超過したときに訂正コードがもはや適切ではない。これは誤りのバーストが幾つかの連続ワードを損う場合に特に問題となる。

訂正コードの効率を増加するために幾つかのデータパケットがインターリーブ される。この技術は異なるパケットから生ずる連続したワードの送信からなる。 各パケットを一つの進行で送信しないことにより幾つかのパケットにわたる誤り のバーストの関連を拡大し、訂正コードの制限内に置くことが可能である。

送信モジュールでのインターリービングはある順序でメモリーにデータを書き込み、それらを送信に対して異なる順序で読み戻すことにより通常実施される。 受信機でのデインターリービングはインターリービングメモリーを読み出す順によりデインターリービングメモリーに対してデータを書き込み、インターリービングメモリーに対してデータを書き込み、インターリービングメモリーへの書き込みの順序に関してデータを読み戻すことにより逆の方法で実施される。

それぞれがLバイトからなるインターリーブされるべきP個のパケットを考える。これらのPパケットはブロックBを構成する。深

さPのインターリービングは所定のパケットの連続する2バイトをP-1個の他のパケットから生ずるP-1バイトにより分けるような方法でPパケットのバイトを再整列することにより実施されると言われている。

図1にこのインターリービングを実施可能にするメモリーを示す。 従来技術の

説明を簡単にするためにこのメモリーはバイトのP個の列 (colum)を含むとする。図1に示すようにアドレスは左から右へ、上から下へと増加する。

一般的に言えば、ブロック b (b[1, B]) のパケット p[1, P] のバイト 1(1[1, L]) はメモリーのアドルス (b-1) LP+(p-1) +(1-1) Pで書き込まれる。

読み出しはアドルスの順でなされ、即ち毎行 (row) 読み出すことによりなされる (図3を参照)。故に全てのパケットの第一のバイトは最初に読まれ、第二のバイトが続き、等々。故にインターレーシングが達成される。

この書く/読む方法はそれを読むことが可能になる前にブロックBのデータの大きな部分を書く必要があることを意味する。特にE=(L-1)(P-1)+1バイトがアドレス0で第一のバイトを読み出す前に書かれていなければならない。この判断基準に従われていない場合には読み出しは書き込みによりまだスイープされていないアドレスでいつか生じる。

図4にPが3に等しくLが7に等しい場合の書き込み及び読み出

しアドレスの進行を示す。時間は横座標として示され、一方でインターリービングメモリーのアドレスは縦座標を形成する。Tは基本クロック周期を表す。所定の周期に対して書き込みは読み出しの前になされる。それにより書き込みアドレスが同じ周期Tに対して読み出しアドレスと等しいときには対応するデータ項目は同じ周期Tの間に読み返される前に最初に書き込まれる。

鋸歯状曲線1は書き込みアドレスを表し、一方で階段状曲線2は読み出しアドレスを表す。曲線1はアドレス0から開始する3アドレスの6ジャンプを形成し、これは第一の列の第一のパケット(7バイト)の書き込みに対応する。それか

ら書き込みは第二の列の頂上でアドレス1で再開する。点A、即ち(L-1)(P-1)+1バイトを書き込んだ後で読み出しは13番目のバイトの書き込みがなされる同じ周期中にアドレス0で開始できる。読み出しアドレスは各クロック周期内の1ユニットにより増加される。点Dで2つの曲線が出会うことに注意しよう。データの読み出しが13番目の書き込み周期より早くなされる場合には例えば12番目の周期でなされる場合にはデータ項目がそこに書き込まれる前にアドレス2で読み出そうとする試みがある。

点BではPパケットの第一ブロックの書き込みが完了し、最後の値がアドレス (LP-1)=20で書き込まれる。それから次のブロックの書き込みは図2に示されるようにアドレスLP=21で開始する。故にブロックの端ではアドルス のジャンプは1である。

メモリーの最小の大きさデルタは読み出しアドレスとか書込みアドレスとの間の最大の差に等しい。図4の方式でこの差は点Cで最大であることがわかる。書き込みアドレスはLP+(L-1)Pである。この時LP+Lバイトが書き込まれる。それで読み出しアドレスはLP+L-E=LP+L-(LP-L-P+2) = 2L+P-2である。

故にデルタ=LP+(L-1)P-(2L+P-2)+1=2

(L-1) (P-1)+1 が得られる。

上記の数値の例から考えてメモリーの最小の大きさは25バイトである。

本発明の目的はこれらのメモリーのアドレッシングを簡単化する一方で要求されるメモリーの大きさを減少することを可能にするインターリービング処理を提供することである。

本発明は所定のアドレスでブロック b -1 に対応するデータ項目を読み出した 後ブロック b に対応するデータ項目が同じアドレスに書き込まれ、それぞれが L 個の 2 進ワードを有する P 個のパケットのブロックをインターリーブする方法で あって、インターリービングメモリーレンジが 0 乃至 L P -1 であり、ブロック b に対する読み出し/書き込みアドレスの進行が: a_{5} (n) = $(a_{5}$ (n -1) + $(L^{(b-x)})$ m o d (L P -1)

ここで $n \in]0, LP-1[, nは整数であり、$

 $a_{b}(0) = 0$

 $a_{b}(LP-1) = LP-1$

かつb∈ $[1, \infty[$ 、bは整数であり、

x ≦ b, x は整数である

ことを特徴とする方法である。

本発明はまた所定のアドレスでブロック b -1 に対応するデータ項目を読み出した後ブロック b に対応するデータ項目が同じアドレスに書き込まれ、それぞれが L 個の 2 進ワードを有する P 個のパケットのブロックをインターリーブする方法であって、 a $_{b}$ (n) が 0 乃至 L P -1 のアドレスレンジのインターリービングメモリー内の読み出し/書き込みアドレスのストリングである場合に、ブロック b のアドレスのストリングとブロック b +1 のアドレスのストリングとの間の関係は:

 $n \neq LP-1$ の場合には a_{b+1} (n) = Lx (a_b (n)) modulo (LP-1) であり、

 $a_{b+1}(LP-1) = LP-1 \tau b \delta$

ことを特徴とする方法である。

斯くしてメモリーは前のブロックの読み出しと連係して次のブロックを書き込むことにより満たされる。どの時点においても読み出し及び書き込みアドレスが同等なことによりインターリービングメモリーのアドレッシングは大幅に簡単化される。そして要求されるメモリーの大きさは単にPL2進ワードである。

第一の場合では、ブロック b に対するアドレスの進行はブロック b - 1 に関するアドレスの知識を必要としない。それは L, P, b, x を知ることで充分である。

第二の場合では、関係はブロックb+1に対応するそれらに対するブロックb に対応するアドレスから進行するために必要とされる情報を与える。ブロックb に対応するアドレスと、L, Pの値を知ることで充分である。

この関係をm回適用することによりブロックbからブロックb+mに進行する

ことは明らかに可能である。

本発明の特定の実施例では第一のブロックのデータの書き込み中にデータの読 み出しをしない。この時点で読み出されうるデータは通常どんな意味も持たない

本発明の特定の実施例では第一のブロックのデータの書き込み中にデータの読み出しをするが、この読み出しの結果は用いられない。それで第一のブロックの 処理に関する例外はない。

本発明はまたぞれぞれL個の2進ワードを含むP個のパケットのインターリービング及び/又はデインターリービングブロックに対するアドレスを発生する装置であって、次数bのブロックと一定値L (b-x) modulo(LP-1) (bは整数であり、xはbより小さいか又は等しい一定の整数)とを発生する手段と、複数回m(0))に加える手段とからなり、各結果の値は該値が(L

P-1)と異なるか又は(LP-1)よりも厳密に大きいかのどちらかの場合にmodulo(LP-1)をとられ、この加算の結果はブロック bに対する読み出しアドレス及びブロック b+1に対する書き込みアドレスを発生する装置である。

特定の実施例によれば、アドレスを発生する装置は、インターリーブされるべきバイトの周波数でクロックパルス(CO)を受け、Pで分周するクロックデバイダーと、Pで分周するデバイダーからの出力を入力として受けして分周するクロックデバイダーと、加算の結果がバッファレジスタと同様に(LP-1)と異なるか又は(LP-1)よりも厳密に大きいかのどちらかの場合にのみモジュロー計算をなす第二の加算器と、Pで分周するデバイダーからの出力信号を受けるクロック入力を有する第一の加算器とよりなる2つの加算器modulo(LP-1)とよりなり、該第1の加算器の2つの入力は夫々同加算器からの出力及びバッファレジスタからの出力をそれぞれ受け、該加算器はして分周するデバイダーからの信号又は初期化信号により制御されるリセット入力を最終的に有し、第一の加算器の出力は該バッファレジスタの入力に更に結合され、該バッファレジ

スタは初期化信号に結合されるLで分周するデバイダーからの信号に結合される クロック入力と同様に値1に設定されることを可能にするSET入力を有し、バッファレジスタの出力は2つの加算器のそれぞれの1の入力に結合され、第二の加算器はそれ自身の出力をそれの他の入力で受け、それは装置の出力をまた構成し、読み出し/書き込みアドレスを提供し、第二の加算器のクロック入力は信号 COに接続され第二の加算器のリセット入力はLで分周するデバイダーからの出力と初期化信号を受ける2つの入力を有する論理ORに結合されることを特徴とする。

本発明の他の利点及び特徴は添付された図面により示される本発明の特定の実施例の記述を通して明らかになる。

図1は上記のようにインターリービングメモリーのアドレッシン

グ方法を示す図である。

図2は上記の該メモリーへデータを書き込む知られている方法を示す図である

図3は上記の該メモリーからデータを読み出す知られている [sic] 方法を示す図である。

図4は上記のアドレスを読み出し、書き込む進行の同時ダイアグラム [sic]を示す図である。

図5は他のインターリービング内のアドルスを書き込み、読み出す本発明の方 法を実施する例である進行のダイアグラムを示す図である。

図6は本発明を実施する装置の実施例を示す図である。

図7、8は本発明を実施する装置の他の実施例を示す図である。

本発明の実施例によりそれぞれPLバイトのブロックB内のLバイトのPバケットの群の深さPのインターリービングを実施することが明らかとなる。本発明によればPLバイトのインターリービングメモリーが用いられる。説明を簡単にするためにこのメモリー [lacuna]はLバイトのP列のマトリックスとして組織化され、左上から右下へメモリーの行毎にスイープすることによりメモリー空間は0乃至PL-1でアドレスされる。

図5に本発明の実施例での書き込み及び読み出しアドレスの進行を示す。 P及びLはそれぞれ3と7に等しくとられた。 故にメモリーは縦座標として与えられた0乃至20のアドレスを有する21スロットを含む。

為されるべき第一の段階は第一ブロック(ブロックb=1)を書き込むことからなる。この第一ブロックに対しては読み出しはなされない。この第一のブロックの書き込みアドレスの進行の簡単な例を示すために各データ書き込みで1アドレスだけの増加が選択され、アドレス0から開始される。

第一のブロックの書き込みアドレスの進行のダイアグラムは図5

の第一の列で与えられる。

第二段階はインターリービングに対応する順序で前のブロックに対して書き込み期間中に書き込まれたデータを読み出すことからなる。読み出しアドレスは第一のブロックの書き込みアドレスから計算される。この例ではアドレスは書き込みの順に一致する。Pパケットがメモリーに順番に書き込まれる場合にはバイトは開始アドレス0から各Lアドレス毎に読み出されなけければならない(Pパケットの第一のバイトは最初に読み出され、それから第二のバイト等々)。以下の関数がこの場合のアドレスを与える:

f(x) = LXmodulo(LP-1) $LX \neq LP-1$ の場合 f(x) = LP-1

LX=LP-1の場合

Xは0乃至LP-1

LXはLP-1に等しいときにLP-1の値は値0よりもむしろ用いられることを注意されたい。

本発明によれば第一のブロックのデータが読み出されたときに第二のブロックに対応するデータは読み出しアドレスで書き込まれる。この書き込みは前と同じ順序でなされ、即ち書き込みは第一のパケットの第一のバイトから開始してパケット毎になされる。読み出し/書き込みアドレスはインターリービングを実施するために明らかに選択され、関数 f を用いて計算される。

第二のブロックの読み出しアドレスは f の代わりに f 2を用いることにより決

定され、連続するブロックに対しても同様である。読み出し/書き込みアドレス の以下の表は斯くして得られる:

【表1]

	_	$\overline{}$	T	_	_		,		_	,										
0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
0	7	14	1	8	15	2	9	16	3	10	17	4	11	18	5	12	19	6	13	20
0	9	18	7	16	5	14	3	12	1	10	19	8	17	6	15	4	13	2	11	20
0	3	6	9	12	15	18	1	4	7	10	13	16	19	2	5	8	11	14	17	20
0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
			_																	

第一の行は第一のブロックの書き込みアドレスに、第二は第一のブロックの読み出しアドレスと第二のブロックの書き込みアドレスに対応する等々。 1 つの行から同じ列の次の行への移動は関数 f を適用することによりなされる。

用いられた数値の例の内容において第一と第五の行が同一であることに注意されたい。この周期性はアドレス又は読み出し専用メモリー内へのそれらの記憶の計算を容易にするために用いられ得る。

図5に上記の表と等価なグラフを示す。

デインターリービングは本発明の処理又は他のどのようなデインターリービング処理のどちらを適用することによっても実施可能であり、本発明の装置により送られたインターリーブされたデータの流れは他のインターリービング装置により形成された流れから区別できないものである。

この実施例の変形により及び回路の簡単化の目的のために上記の方法での読み出しは第一のブロックの書き込み中にも実施される。この最初の読み出しの結果は単に考慮に入れないだけである。

図6に本発明を実施するアドレスシーケンサー回路の例を示す。この回路の基本は所定のブロックに対して1つのアドレスから次への移動が一定値の加算により実施され、その結果はこの結果がメモリーの最大アドレスを越える場合にメモリー引く1の大きさをモジュローされることを特徴とする。例えば上記の表の第一の行に対して一定値は1であり第二の行に対してそれは7であり(7は最大

アドレス20より小さい又はに等しい)第三に対してそれは9であり(7^2 のモジュロー20)第四に対してそれは3である(7^3 のモジュロー20)。最後の行に対して一定値は1に戻る(7の4乗のモジュロー20)。べき乗は関数fのべき乗に対応する。

図6の回路はインターリーブされるべきバイトの周波数でのクロック信号(CO)を受ける入力1とPで分周するデバイダー(2)からの出力を入力として受けるLによるクロックデバイダー(3)と同様にクロックパルスCOを受けるPによるクロックデバイダー(2)とを含む。

故に3つのクロックはそれぞれ全てのバイト、全てのPバイト、全てのブロック (PLバイトの) それぞれに1パルスを与えるよう用いられる。

シーケンサー回路はバッファレジスタ(又は「ラッチ」)6と同様に2つの加算モジュロー(LP-1)4及び5を含む。第一の加算器4の役割は上記の一定値を計算することであり、後者はPLバイト毎に変化する。ラッチ6はこの値を記憶し、それは読み出し/書き込みアドレスを適切に計算するために第二の加算器5により用いられる。

加算器4はPで分周するデバイダー2からの出力信号を受けるクロック入力を有する。この加算器の2つの入力はそれぞれ同じ加算器4からの出力及びバッファレジスタ6からの出力を受ける。加算器4は最終的に初期化入力RESETを有し、これはリセッティングを許容し、Lで分周するデバイダー3からの又は初期化信号INITによる信号により制御される。

加算器4の出力はバッファレジスタ6の入力に結合される。後者はLで分周するデバイダー3からの信号に結合されたクロック入力と同様に初期化信号INITに結合され、それが値1に設定されることを可能にするSET入力をまた有する。バッファレジスタ6の出力は加算器4及び6[sic]のそれぞれの1の入力に結合され

る。

加算器 5 はそれの他の入力でそれ自身の出力を受け、それはシーケンサー回路 の出力をまた構成し、読み出し/書き込みアドレスを供する。それのクロック入 力は信号COに結合される。加算器のRESET入力は2つの入力を有する論理 OR7に結合され、これはLで分周するデバイダーからの出力と [sic] への 初期化信号 INITとを受ける。

シーケンサー回路の動作は以下のとおり: INITパルスは上記入力に送られる。2つのアドレスの出力はバッファレジスタの出力が1である間にゼロである。故に回路の出力はアドレス0を示す。

クロックCOの1周期に対して前のブロックのデータ項目の読み出しは回路の出力により示されたアドレスで第一に実行され、それから現在のブロックのデータ項目の書き込みがメモリーのこの同じアドレスで実行される。シーケンサー回路の出力でアドレスは読み出し/書き込み周期中になお定常である。何故ならば次のバイトのアドレスを構成する加算の結果はこれらの周期がいったん終了するときにのみ現れなければならないからである。シーケンサー回路から出力を受け、COから由来するクロックにより制御されるバッファレジスタ(図示せず)が例えば用いられる。

それの立ち上がりエッジを介してインターリービングメモリーのデータバス上に書き込まれた第一のバイトの定常性を示すCO上の第一のパルスはそれの入力に現れる値のうえに加算する加算器5を動作する。この場合にはCO上の第一のパルスの立ち上がりエッジの後に1が出力に現れる。CO上のそれに続く各パルスも同様である。故に加算器5は0からLP-1まで増加され、その値の後にそれはLによるデバイター3によりリセットされる。故にアドレスはブロック1に対する図5に示された方法で進行する。

加算器4はPパルス毎にCOの1パルスを計数する一方でそれの入力は1に等 しいレジスタ6に接続される。CO上のLPパルスの

後に加算器からの出力は値Lを示し、この時にLで分周するデバイダーからのパルスにより動作されるバッファレジスタ6により記憶される。加算器4の出力で値Lはバッファレジスタ6への転送前に定常である。

第二のブロックの書き込み(及び第一の読み出し)に対してアドレスの進行は バッファレジスタ6により記憶される値により示されるようにしからしメモリー 位置内に生じる。加算器5のモジュロー関数が働きだすのはここであり、それによりアドレスがメモリーの最大アドレスを決して越えない。

前もってリセットされる加算器 4 が L を加算し、そのように L 回する間に L^2 のモジュロー L P-1 が得られる。モジュローは各加算の後になされ斯くして加算器のアキュムレーターレジスタの大きさを減少する。

それから動作は全ての継続するブロックに対して同一である。

示された例によりバッファレジスタ 6 は 1 に初期化される。他の実施例により L^2 のモジュローL P-1 の他の値、 L^3 のモジュローL P-1 、又はL D 4 乗の モジュローL P-1 に初期化することはもちろん可能である。

加算器 [sic] 5のモジュロー計算部分は加算の結果がLP-1より厳密に大きいときにのみモジュローが働くようになっている。実際にインターリービングメモリーをアドレッシングするよう適合された所定の取り決めではアドレスLP-1はこの予防措置がとられない場合には決して得られない。

これはモジュローは結果がLP-1と異なるときのみ働き、厳密に小さい値に対して与えられるときにモジュローは加算の結果を変えないようにされていると言い換えても同じである。

知られている型の比較器は例えばLP-1との加算の結果を比較するのに用いられる。比較が加算の結果がLP-1に等しいことを示す場合、又はその変形によりそれがより小さい又は等しい場合に

はこの結果はそのモジュローがとられることなしに直接用いられる。そのような 回路の実施例は当業者の視野内にある。

斯くしてバイトの周波数でアドレス発生装置とクロックパルスCOが得られる。図示されない実施例により周波数2xCOでのクロックパルスは2つの形成されたクロックパルスCOによる周波数デバイダーとして利用されえ、この2倍のクロックパルスは第一に発生装置により示されるアドレスでデータ項目を読み出すために用いられ、それからこの同じアドレスで次のブロックのデータ項目を書き込むために用いられる。データバスと同様にメモリーを有するインターフェース用の回路は当業者により容易に適合されうる。

この特定の実施邸でデータはバイトの形で表されているが、他のフォーマット も可能なことは明らかである。更にまた上記の特定の実施例は各パケットから1 バイト交代に選択するよう構成するインターリービングを実施する。本発明はインターリービングの他の形態に容易に適合される。


図7に本発明を実施する装置の他の実施例を示す。この例により装置はマイクロプロセッサ11と、読み出し専用メモリー12と、インターリービングメモリー13とを含む。読み出し専用メモリーはメモリーをアドレッシングする可能なアドレスシーケンスの整数周期を含む。これらは例えば上記の表の最初の4行に対応するアドレスである。マイクロプロセッサ11はメモリー12をアドレスする。各ブロックの読み出し及び書き込みに対してメモリー12はインターリービングメモリー10のアドレスバスに必要なアドレスを供する。符号13、14はそれぞれメモリー10に入来し、離れるデータバスを示す。


見てわかるように装置は非常に簡単である。アドレスは読み出し専用メモリー に予め記憶されている。この装置の利点は就中アドレッシングを必要とする計算 手段がほとんどないことである。


本発明の装置の変形実施例により、マイクロプロセッサ11は単


なるカウンタにより置き換えられる。

図8に本発明による装置の他の実施例を示す。この装置はインターリービングメモリー10をなお含む。それはマイクロプロセッサ17のような計算手段と同様にメモリー16をまた含む。メモリーは所定のブロックの書き込みが1つのアドレスから次のアドレスへゆけることを可能にする一定値を含む。再びL=7, P=3の例を取るとこれらの一定値は上記のように1、7、9、3である。マイクロプロセッサ17はこれらの一定値を必要により周期的に読み出す。それは必要な加算と関連するモジュロー計算とをなす。それからそれはメモリー10をアドレスする。












FIG.5





FIG. 7



1 = RAY == + +1 4- 1

INTERNATIONAL SEARCH REPORT

Inte xoal Application No PCT/FR 94/01417

		PO	CT/FR 94/01417
IPC 6	SIFICATION OF SUBJECT MATTER H03M13/22		
	to International Patent Classification (IPC) or to both national of	assification and IPC	
	PS SEARCHED COCUMENTATION REPORTED (CLASSIFICATION SYSTEM (Clieved by classification system (clieved by classification system)	lestes merbols	
IPC 6	H03M G11B		
Document	ation searched other fran ruintimum documentation to the extent of	tel such documents are included	in the fields searched
Electronic	data base consisted chiring the international search (name of data	base and, where practical, search	p partie rised)
C. DOCUM	TANTS CONSUMERED TO BE RELEVANT	· · · · · · · · · · · · · · · · · · ·	
Category *	Citation of document, with indication, where appropriate, of the	e reierant passages	Retreat to daim No.
٨	EP,A,O 370 444 (ALCATEL TRANSMI FAISCEAUX HERTZIENS) 30 May 199 see abstract see page 2, line 49 - page 5, 1	0	1,3
A	DE,A,35 39 592 (ANT NACHRICHTEN June 1987 see figure 4	TECHNIK) 19	1,3
A	EP,A,0 467 717 (MATSUSHITA ELECTINDUSTRIAL CO.,LTD.) 22 January see abstract	1992	1
1	see page 3, line 14 - line 46; f		
[-/	
]			
		······································	
	or documents are listed in the continuation of box C.	Pacet family member	a are listed in genera.
y, qecane	gories of cited documents : It defining the general state of the art which is not ed to be of particular relevance	or priority date and not in cited to understand the pri	other the international filing date a conflict with the application but inciple or theory mederlying the
	ocument but published on or after the international	"X" document of particular rule cannot be considered nove	evance; the claimed invention
L' documen which is	t which may throw doubts on priority daim(t) or cited to extablish the publication date of another	intolive an inventive step w	when the document is taken alone
Citation O' documen	or other special reason (as specified) at referring to an oral disclorure, use, exhibition or	"Y" document of particular rele cannot be considered to in document it combined with	evence, the claimed invention noive an inventive step when the to one or more other such docu-
. onerne Procumen	nae: I published prior to the international filing date but In the priority date claimed	ments, such combination to in the art. "A" document member of the a	being obvious to a person skilled
Date of the ac	mail completion of the international search	Date of mailing of the micr	
14	March 1995		1 0. 04. 95
iams and ma	iling address of the ISA European Pakers Office, P.B. 5818 Patentiaan 2 NL - 2210 HV Rigswick	Authorized efficer	
	Tel. (+31-76) 340-2040, To. 31 631 epo td. Fac: (+31-76) 340-3016	Devergranne	, C

Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

Inter Intl Application No PCT/FR 94/01417

		PCT/FR 94/01417
C.(Continu	DOCUMENTS CONSIDERED TO BE RELEVANT	
Category .	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	EP.A,O 405 673 (PHILIPS GLOEILANPENFABRIEKEN) 2 January 1991 see abstract	1,6
	see column 3, line 35 - column 4, line 50; figure 1	
٨	PATENT ABSTRACTS OF JAPAN vol. 9, no. 318 (E-366) 13 December 1985 & JP,A,60 152 130 (NEC HOME ELECTRONICS	1,2
	KK) 10 August 1985 see abstract	
4	US,A,3 652 998 (FORNEY) 28 March 1972	
	IEEE TRANSACTIONS ON INFORMATION THEORY, vol.16, no.3, May 1970, NEW YORK US pages 338 - 345 RAMSEY 'Realization of optimum interleavers'	
	ELECTRONICS AND COMMUNICATIONS IN JAPAN, vol.67, no.10, October 1984, NEW YORK US pages 57 - 65 OHUE ET AL 'Block interleavers with maximum pulse distance'	·
	PATENT ABSTRACTS OF JAPAN vol. 7, no. 152 (P-208) 5 July 1958 & JP,A,58 062 752 (NIPPON DENKI KK) 14 April 1983 see abstract	
	PATENT ABSTRACTS OF JAPAN vol. 17, no. 182 (P-1518) 8 April 1993 & JP,A,04 335 266 (AIWA CO LTD) 24 November 1992 see abstract	
	·	

Ferm PCT/EA/218 (continuation of record sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

Aformation on parent family members

Entz and Application No PCT/FR 94/01417

	7				
Patent document cited in scarch report	Publication date		t family ber(s)	Publication date	
EP-A-0370444	30-05-90	FR-A- CA-A- DE-D- US-A-	2639781 2003716 68920830 5056105	01-06-90 25-05-90 09-03-95 08-10-91	
DE-A-3539592	19-06-87	DE-A-	3527726	21-05-87	
EP-A-0467717	22-01-92	JP-A- JP-A- KR-B-	4265083 4079616 9411603	21-09-92 13-03-92 22-12-94	
EP-A-0405673	02-01-91	NL-A- JP-A- US-A-	8901631 3038125 5276827	16-01-91 19-02-91 04-01-94	
US-A-3652998	28-03-72	NONE			